半導体は“塗り重ね”でできていた——原子数個分の薄い膜を何百層も積む「成膜」の技術

成膜とは何か

成膜とは、ウェハーの表面に、回路の材料になる薄い膜を一様に付ける工程です。SCREENの工程解説にあるとおり、回路を作るには、まずその素材となる酸化シリコンや金属などの「層」を用意する必要があります。

膜には大きく3種類あります。電気を流す導体の膜（配線になる金属）、電気を止める絶縁体の膜、そしてトランジスタの本体になる半導体の膜です。

重要なのは、この膜付けを1回で終わらせないことです。膜を付け、回路のパターンを露光し、いらない所を削り、また次の膜を付ける——この繰り返しで、回路は立体的に積み上がっていきます。ビルの建設で、床を張っては柱を立て、また次の床を張るのと同じです。

完成したチップの断面は、色の違う薄膜が何百層も重なったミルフィーユになっています。工程全体の流れは「「1枚のシリコンが、チップになるまでの数百工程をたどる」」で一望できます。そもそも半導体とは何か、から知りたい場合は「「半導体とは何か」」が入口です。

前回の「「酸化」」では、ウェハー自身を焼いて表面に絶縁膜を育てました。しかし酸化で作れるのは酸化シリコンの膜だけです。配線の金属も、最先端の絶縁材料も、酸化では作れません。そこで「外から材料を持ってきて積む」成膜の出番になります。

どうやって原子数個分の薄さの膜を付けるのか

方式は主に3つあり、貼りたい膜の種類と場所で使い分けます。まず、3つの方式で膜が付いていく様子を3Dモデルで見てください。

1つ目がCVD（化学気相成長）です。原料のガスをウェハーの上に流し、熱やプラズマのエネルギーで表面に化学反応を起こさせて、反応でできた物質を膜として積もらせます。部屋いっぱいに霧を満たして、壁一面にムラなく壁紙を貼るイメージです。

気体はどんな隙間にも入り込むので、表面に凹凸があっても回り込んで付けられます。絶縁膜を中心に、最も広く使われる主力の方式です。

2つ目がPVD（物理気相成長）で、代表がスパッタリングです。膜の材料の塊（ターゲット）にイオンを高速でぶつけて、表面の原子を弾き飛ばし、向かいに置いたウェハーに積もらせます。化学反応ではなく、物理的に「叩いて飛ばして付ける」——吹き付け塗装のイメージです。アルミニウムや銅などの金属の膜を作る定番の方式で、配線の工程で活躍します。

3つ目がALD（原子層堆積）です。2種類のガスを交互に流し、表面に材料を1原子層だけ「カチッ」と吸着させるサイクルを繰り返します。シールを1枚ずつ貼るように積むので極端に時間がかかりますが、そのかわり膜厚を原子単位で決められます。

3つを並べると、壁紙のCVD・吹き付け塗装のPVD・シール貼りのALD、という使い分けになります。どの方式で付けた膜も、人の目には見えない薄さです。それでも工場では、この見えない膜の厚さのムラを、直径300mmのウェハーの端から端まで一定の範囲に収めます。膜の均一さが、1枚のウェハーから取れる良品チップの数をそのまま左右するためです。

なぜALDは1原子層で反応が止まるのか

種明かしは「自己制限反応」という性質にあります。ALD装置首位のASM Internationalの解説によると、1回目のガスは表面の吸着できる場所が満杯になった時点で、それ以上くっつけなくなります。座席が埋まった映画館に、もう誰も座れないのと同じです。余ったガスを排気し、2回目のガスを流すと、今度は1回目のガスとだけ反応して1原子層が完成します。

つまりALDでは、膜厚は「時間」ではなく「サイクルの回数」で決まります。10層積みたければ10サイクル回せばいい。この確実さが、原子数個分の膜厚管理を可能にします。

最先端チップでは、トランジスタの絶縁膜が原子数個〜数十個分の薄さしかなく、数原子分のズレが性能を左右します。だから微細化が進むほど、遅くてもALDに頼る場面が増えていきます。深掘りは「「最先端チップの絶縁膜を1原子層単位で積む技術、ALDの正体」」をどうぞ。

弱点である遅さを補う工夫が「バッチ式」です。1枚ずつの処理に時間がかかるなら、ウェハーを100枚以上まとめて炉に入れ、同時に積めばいい。1枚あたりの時間を大幅に薄められるため、同じ膜を大量のウェハーに付けるメモリの量産ラインで主流になっています。この方式が、次に紹介するKOKUSAI ELECTRICの主戦場です。

この工程に強い企業はどこか

総合首位級は米Applied Materials（アプライドマテリアルズ）です。CVD・PVD・ALDのすべてを手がけ、特にPVDではほぼ独占的な地位を握ります。同社は成膜以外にも前工程の幅広い装置を持つ世界最大級の装置メーカーで、2025年10月期の売上は約284億ドル。

企業分析は「「半導体装置の“何でも屋”にして世界最大。露光以外はほぼ手がける」」で詳しく解説しています。

第2極が米Lam Research（ラムリサーチ）です。「削る」エッチングと「盛る」成膜の2工程に集中し、特にメモリ向けの成膜で存在感があります（「「半導体を“削る・盛る”ことに特化して世界上位に立った会社」」）。日本の東京エレクトロンも成膜装置の主要プレーヤーで、幅広い方式をカバーします（「「半導体の“塗って・削って・盛る”工程は、この日本企業が握っている」」）。

ALDに目を向けると、勢力図が変わります。ウェハーを1枚ずつ処理する枚葉式ALDでは、オランダのASM Internationalが世界首位のサプライヤーです。一方、ウェハーを100枚以上まとめて処理するバッチ式では、日本のKOKUSAI ELECTRICが世界シェア約7割を握ります。

同社はバッチ成膜装置で世界トップクラスのシェアを公言する成膜専業に近いメーカーで、メモリ工場の量産ラインを支えています。装置市場全体の構図は「「半導体は薄い膜を何十層も重ねて作る。成膜装置とAMATの強さ」」も参照してください。

次回は、積んだ膜の上に回路の設計図を光で焼き付ける工程——半導体製造のクライマックス「リソグラフィ（露光）」を歩きます。