半導体とは、電気を通したり止めたりを切り替えられる物質を使い、無数の小さなスイッチで計算と記憶を行う電子部品の総称です。CPUもGPUもメモリも、すべてこの半導体から作られています。

スマートフォン、AIデータセンター、自動車、電力網まで、現代社会のほぼすべてが半導体の上で動いています。この記事では、半導体の「正体」と「作り方」を、3Dモデルと工程図解で直感的に理解します。産業構造や投資・地政学は、続く2記事で扱います。

この記事で動かせる図解

  1. 01チップ断面3Dモデル黒い板の中の多層構造をレイヤーごとに分解する
  2. 02製造工程フロー(前工程→後工程)成膜→露光→エッチング→組み立て→封止を1工程ずつ追う
  3. 03歩留まりシミュレーターウェハーから良品が取れる割合を動かして体感する
  4. 04トランジスタ3Dモデル0と1を生むスイッチのON/OFFを切り替える
ひとことで言うと(初心者向け)

半導体は『電気のスイッチ(トランジスタ)を大量に集めた部品』です。ON/OFFで0と1を作り、計算や記憶をします。小さく作るほど高性能ですが、成膜・露光・エッチングを何度も繰り返す必要があり、作るのがとても難しい部品です。

構造で言うと(投資家向け)も見る
構造で言うと(投資家向け)

半導体はロジック・メモリ・アナログ・パワー・センサーに分かれ、分業(ファブレス+ファウンドリ)が進むのは主にロジック、他はIDMが中心です。製造は前工程(露光=ASML、成膜/エッチング=東京エレクトロン等)と後工程(OSAT)に分かれ、歩留まりが原価と供給量を左右します。

半導体とは何か

半導体とは、条件によって電気を通したり通さなかったりする物質、およびそれを利用した電子部品のことです。代表的な材料はシリコンで、不純物を加えることで電気の流れ方を精密に制御できます。

この「通す・通さない」を電圧で切り替えられる性質が決定的に重要です。なぜなら、流れる状態を「1」、流れない状態を「0」とみなせば、すべての計算とデータをこの2つの数字で表現できるからです。半導体は、この切り替えを行うという小さなスイッチを、1つのチップに数十億〜数百億個も詰め込んだものです。

初心者向け
CPU・GPU・メモリは、半導体で作られた製品の一種です。「半導体 vs CPU」のように対立する言葉ではなく、CPUやGPUは半導体の仲間だと考えると分かりやすくなります。

半導体にはどんな種類があるのか

半導体は大きく、ロジック・メモリ・アナログ・パワー半導体・センサーの5種類に整理できます。それぞれ役割も、作り手の構造も異なります。ここを押さえると、このあとの構造や産業の話が一気に分かりやすくなります。

ロジック
役割
計算・制御を行う「頭脳」
代表製品
CPU・GPU・SoC
主な作り手
ファブレス+ファウンドリの分業(またはIDM)
代表企業
NVIDIA / AMD / Apple / Qualcomm / Intel
メモリ
役割
データを記憶する
代表製品
DRAM・NAND・HBM
主な作り手
IDM(設計〜製造を一貫)
代表企業
Samsung / SK Hynix / Micron / キオクシア
アナログ
役割
現実世界の信号を扱う(電源・センサー)
代表製品
電源IC・アンプ・RF
主な作り手
IDMが中心
代表企業
Texas Instruments / Analog Devices
パワー半導体
役割
電力を効率よく制御する
代表製品
IGBT・SiC・GaN
主な作り手
IDMが中心
代表企業
Infineon / STマイクロ / ローム
センサー・光
役割
光や物理量を電気に変換する
代表製品
CMOSイメージセンサー・LED
主な作り手
IDMが中心
代表企業
Sony(画像センサーで首位)
ここが要点分業(ファブレス+ファウンドリ)が進むのは主にロジック。メモリ・アナログ・パワーはIDM(自社で設計〜製造)が中心です。だからメモリは、ロジックの「工程の一本道」の中ではなく、並行する別カテゴリとして捉えます。

最大のポイントは「作り手の構造」です。設計と製造を分ける+の分業が進んでいるのは、主にロジックです。一方、メモリ・アナログ・パワー半導体は、設計から製造までを自社で一貫して行うIDM(垂直統合型)が中心です。

なぜ黒い板の中に世界が詰まっているのか

私たちが目にする半導体は黒い小さな板ですが、その内部は複数の層が積み重なった精密な立体構造です。下のモデルでレイヤーを1枚ずつ消すと、何が入っているかが分かります。

図解を読み込み中…

一番下にあるのが外部とつなぐパッケージ基板、その上に半導体の本体である基板があります。表面近くにトランジスタ層があり、その上を十数層にもなる銅の配線層がつないでいます。最後に放熱用のヒートスプレッダが全体を覆います。つまり黒い板の正体は「ふた」であり、本当の主役はその下で層をなすトランジスタと配線なのです。

どうやってチップは作られるのか(前工程→後工程)

チップは、回路を作り込む「前工程」と、それを製品の形に組み立てる「後工程」の2段階で作られます。前工程では、膜をつける「・塗布」、光でパターンを焼く「」、不要な部分を削る「」を、層の数だけ何度も繰り返します。上の断面の多層構造は、この繰り返しの結果です。

下の図解は、前工程①〜⑥から後工程①〜⑥までを1本の流れでたどれます。前工程の最後(除去・洗浄)の次が、後工程の最初(バックグラインド)です。

チップができるまで(前工程 → 後工程の一本道)

前工程:回路を作る成膜→露光→エッチングを層の数だけ繰り返す

後工程:製品にする①バックグラインドは前工程の続き

前工程1 / 12

※ この断面図は、1枚のウェハーに並ぶ何百個のチップのうち“1つ分”を拡大したものです。

Si↑ウェハーの1チップを拡大中
膜レジストシリコン

前工程 ① 成膜・塗布

ウェハー表面に、配線や絶縁体のもとになる薄い膜を一様につける。液体を塗る『塗布』もこの仲間。

主な企業・装置
東京エレクトロン / Applied Materials / Lam Research

図1の多層構造は前工程(①〜⑥の繰り返し)で作られ、その後の後工程(薄化→個片化→組み立て→封止→検査)を経て、初めて「使えるチップ」になります。

前工程で最も重要なのがで、最先端の露光装置はオランダのASMLが独占しています。成膜やエッチングの装置も東京エレクトロンなどごく少数の専業メーカーが担っており、半導体製造が「装置産業」と呼ばれる理由がここにあります。一方、後工程は(組み立てと検査を専門に請け負う企業群)が担います。近年は、複数のチップを高密度につなぐ(代表例が)が、AI半導体の性能を左右する新たな主戦場になっています。

なぜ歩留まりが半導体の難しさを決めるのか

半導体は、1枚の円いウェハーの上に同じチップ(ダイ)を多数まとめて作り、最後に切り出します。このとき、欠陥のない良品がどれだけ取れるかの割合をと呼びます。下のシミュレーターでスライダーを動かすと、歩留まりが下がるほど赤い不良チップが増えていきます。

図解を読み込み中…

良品ダイ数は「総ダイ数 × 歩留まり」で決まり、これが製造原価と供給量を直接左右します。先端のほど回路が微細で、ほんのわずかなチリや誤差が欠陥になるため、立ち上げ初期の歩留まりは低くなりがちです。そのため、半導体の製造が「難しい」と言われる理由の多くは、この歩留まりとの戦いにあります。

トランジスタはどうやって0と1を作るのか

トランジスタは電気のスイッチです。ゲートと呼ばれる電極に電圧をかけると、ソースからドレインへ電流が流れます。流れる状態が「1」、流れない状態が「0」です。下のモデルでON/OFFを切り替えると、ゲートが光り電子が流れ出します。

図解を読み込み中…

この単純なスイッチを数十億個並べ、配線でつなぐことで、足し算から画像認識、生成AIの計算までを行います。半導体の微細化とは、突き詰めれば「同じ面積により多くのスイッチを、より省電力で載せる」ことです。だからこそ各社は1ナノメートル単位の世代競争を続けています。

技術的なポイントは何か

初心者向け
覚えておくべきは3つだけです。①半導体はスイッチの集まり、②小さく作るほど高性能、③でも小さくするほど作るのが難しい。この3点で半導体ニュースの大半は読み解けます。

半導体の性能は、トランジスタの微細化だけでなく、複数のチップをどう束ねるか(パッケージング)でも決まる時代になりました。次の段階として、この技術が「どの企業によって、どこで作られているのか」という産業の地図を見ていきましょう。

次に読むと、産業と投資が見えてくる

ここまでで半導体の「正体」と「作り方」が分かりました。次は、これを誰がどこで作っているのかという産業構造です。「半導体産業はどう動くのか」ではバリューチェーンと主要企業・市場規模を、「米中半導体摩擦2026年の全体像」では規制・台湾リスクを扱います。

この記事のまとめ

  • 半導体とは、電気を通す/止めるを切り替えられる物質を使い、無数のスイッチ(トランジスタ)で計算と記憶を行う電子部品の総称。CPU・GPU・メモリはその一種。
  • 種類は大きくロジック・メモリ・アナログ・パワー・センサーの5つ。分業(ファブレス+ファウンドリ)が進むのは主にロジックで、他はIDMが中心。
  • 黒い板の中身は多層構造。シリコン基板の上にトランジスタ層と十数層の配線が積み重なり、放熱板で覆われている。
  • 作り方は前工程(成膜→露光→エッチングを繰り返して回路を作る)と後工程(薄化→個片化→組み立て→封止→検査)の2段階。
  • 良品の割合=歩留まりが原価と供給量を決め、先端ほど難しい。トランジスタはON/OFFで0と1を作るスイッチで、微細化はそれを多く省電力で載せる競争。
スポンサーリンク

よくある質問(FAQ)

Q.半導体とは何か、わかりやすく言うと?+

半導体とは、電気を通すか通さないかを電圧で切り替えられる物質(おもにシリコン)と、それを使った電子部品の総称です。この「通す・通さない」を1と0に対応させ、無数の小さなスイッチ(トランジスタ)で計算と記憶を行います。スマホのCPU、AIのGPU、データを覚えるメモリは、すべて半導体から作られています。

Q.半導体とCPUやGPUは何が違うのですか?+

半導体は「電気を通したり止めたりできる物質、およびそれを使った電子部品」の総称です。CPUやGPU、メモリは半導体で作られた製品の一種です。つまりCPUやGPUは半導体の一部であり、対立する概念ではありません。

Q.半導体にはどんな種類がありますか?+

大きくロジック(CPU・GPU)、メモリ(DRAM・NAND・HBM)、アナログ、パワー半導体、センサーの5種類に整理できます。設計と製造を分けるファブレス+ファウンドリの分業が進むのは主にロジックで、メモリ・アナログ・パワーは設計から製造まで自社で行うIDMが中心です。

Q.なぜ半導体は「黒い板」に見えるのですか?+

私たちが目にする黒い板は、チップ本体を保護し放熱するパッケージとヒートスプレッダです。その内部に、シリコン基板・トランジスタ層・十数層の配線が精密に積み重なっています。

Q.前工程と後工程は何が違うのですか?+

前工程は、成膜・露光・エッチングを繰り返してシリコン上に回路を作り込む工程です。後工程は、完成したウェハーを薄化・個片化し、基板につないで封止・検査し、使える製品にする工程です。前工程の最後の次が、後工程の最初(バックグラインド)になります。

Q.歩留まり(ぶどまり)とは何ですか、なぜ重要なのですか?+

歩留まりとは、1枚のウェハーから取れるチップのうち良品の割合です。良品ダイ数は「総ダイ数×歩留まり」で決まり、原価と供給量を直接左右します。先端ノードほど立ち上げ初期の歩留まりが低く、難しさの中心になります。

Q.EUV露光装置はなぜ重要なのですか?+

EUV(極端紫外線)露光装置は最先端チップの製造に不可欠で、オランダのASMLが世界で唯一供給しています。次世代のHigh-NA機は1台約4億ドルとされ(CNBC、2025年、報道ベース)、半導体製造が「装置産業」と呼ばれる象徴です。

用語集

トランジスタ/ transistor
電気のスイッチ。オン/オフで「0と1」を表し、計算と記憶の最小単位になる。
ファブレス/ fabless
自社で工場を持たず、設計だけを行う会社。製造はファウンドリに委託する。
ファウンドリ/ foundry
他社が設計した半導体を、受託して製造する工場。代表はTSMC。
ウェハー/ wafer
半導体を作る土台となる円盤状のシリコン。ここに多数のチップをまとめて作る。
成膜(せいまく)・塗布/ deposition / coating
ウェハー表面に、配線や絶縁体になる薄い膜を一様につける工程。液体を塗る『塗布』も含む。
露光(リソグラフィ)/ lithography
回路の原版(マスク)を通して光を当て、回路パターンをチップに転写する工程。半導体製造の心臓部。
エッチング/ etching
レジストに覆われていない部分の膜を、気体や薬液で削り取り、回路パターンを膜に刻む工程。
後工程(OSAT)/ back-end / OSAT
ウェハーから切り出したチップを検査・組み立て・パッケージする工程。
パッケージング(先端パッケージング)/ advanced packaging
切り出したチップを基板に載せ、配線し、保護する工程。複数のチップを高密度につなぐ先端版もある。
CoWoS(コーワス)/ Chip on Wafer on Substrate
GPUと記憶用のHBMなど複数のチップを、1枚の土台(インターポーザ)の上に並べて1つのパッケージにまとめるTSMCの先端パッケージング技術。
歩留まり/ yield ヨミ:ぶどまり
1枚のウェハーから取れるチップのうち、欠陥のない良品の割合。
ノード(プロセス)/ process node
製造プロセスの世代を表す呼び名(例:3nm)。小さいほど高性能・省電力になりやすい。
HBM/ High Bandwidth Memory
DRAMを積み重ねて広帯域にした高性能メモリ。AI半導体とセットで使われる。

参考資料・引用元

  1. An exclusive look at High NA: ASML's new $400 million chipmaking colossus報道
    CNBC(2025-05-22)— 使用箇所: High-NA EUV 1台約4億ドル・Intelが世界初導入(報道ベース)
    https://www.cnbc.com/2025/05/22/exclusive-look-at-high-na-asmls-new-400-million-chipmaking-colossus.html
  2. Strengthening the Global Semiconductor Supply Chain in an Uncertain Era業界団体
    BCG × SIA(2021-04)— 使用箇所: 世界の10nm未満ロジック生産能力の約92%が台湾・8%が韓国(2019時点)
    https://www.semiconductors.org/wp-content/uploads/2021/05/BCG-x-SIA-Strengthening-the-Global-Semiconductor-Value-Chain-April-2021_1.pdf

この記事をシェア

XFacebookLINEB!はてブ

コメント

GitHub アカウントでログインしてコメントできます。