AIチップの足を引っぱるのはトランジスタではなく「パッケージ」だった

AI半導体というとGPUの設計や微細化ばかりが注目されますが、いま実際に世界のAIチップ供給を律速しているのは「組み立て」の能力です。複数の巨大チップとメモリを1つにまとめるCoWoSという後工程が間に合わず、TSMCは自社増産と外注の両方に動いています。この記事は、その増産ニュースの中身と「なぜ組み立てが詰まるのか」を解きます。前提となるCoWoSとHBMの基礎は「AIの性能を決めていたのはメモリだった（CoWoS）」で確認できます。

何が起きたのか

TSMCがCoWoSの生産能力を、過去にない速さで引き上げています。複数の報道・調査をまとめると、CoWoSの月産能力は2023年末の約1.3万枚から、2025年末に約7.5万〜8万枚、2026年末には約12万〜13万枚規模へ拡大する見通しです（要確認）。わずか3年で約10倍という増産ペースです。

それでも需要に追いつかず、TSMCはあふれた分をOSAT（組み立て・検査の受託専業）へ外注し始めました。報道では、Amkorへ年18万〜19万枚規模、SPILへ年6万〜8万枚規模が振り向けられるとされます（要確認）。こうして、台湾のASEやSPILがNVIDIA向けの「スピルオーバー（あふれ分）」を引き受ける構図です。

数字は出典によってばらつきます。ここで重要なのは正確な枚数ではなく、「TSMCが自社だけでは需要をさばけず、外注に踏み切るほど組み立てが逼迫している」という事実です（DIGITIMES）。

CoWoSとは何か

CoWoS（Chip on Wafer on Substrate）とは、GPUとHBM（広帯域メモリ）を1枚の土台の上に隣り合わせで載せ、極めて短い配線でつなぐTSMCの先端パッケージング技術です。チップ単体ではなく「複数の部品を密着させて1つにまとめる」工程であり、AI半導体の性能と供給の両方を決めます。

近年のAIチップは、1つの巨大なダイではなく、複数の小さなチップ（チップレット）とHBMを組み合わせて作られます。それらを高密度につなぐ最後の仕上げがCoWoSです。技術そのものの基礎は「OSATと先端パッケージング」でも詳しく扱っています。

なぜ先端パッケージがAIチップのボトルネックなのか

先端パッケージがボトルネックになった理由は、トランジスタの微細化が頭打ちになったからです。1つのチップを小さくして速くする手法が限界に近づき、性能を伸ばす主戦場は「複数のチップをどう近づけて1つにまとめるか」へ移りました。これがCoWoSのような先端パッケージです。

さらにAIチップ自体が巨大化し、組み立てを物理的に難しくしています。NVIDIAのRubin級GPUは、露光装置が一度に焼き付けられる上限（レチクルサイズ）の約5.5倍に達し、12インチウェハー1枚から4〜7個しか取れません。そのため、チップが大きいほど1枚あたりの個数が減り、同じ数を作るのに膨大なパッケージ能力が必要になります。

つまりAI半導体は、設計（NVIDIA）・製造（TSMC）・メモリ（SK hynix等）・実装（CoWoS）の総合戦です。どこか一つが詰まれば全体が止まり、いま詰まっているのが実装＝先端パッケージなのです。なぜTSMCがこの工程を握るのかは「世界一の半導体メーカーが、なぜそこまで重要なのか」で読めます。

CoPoSなど次の一手は

TSMCの次の一手は、丸いウェハーをやめて四角いパネルで組み立てる「CoPoS（Chip on Panel on Substrate）」です。巨大なAIチップを丸いウェハー上に並べると角や縁が無駄になりますが、四角いパネルなら面積を効率よく使え、1枚あたりの取り個数を増やせます。

TrendForceなどの報道によると、TSMCは310×310mmのCoPoS規格を公表し、2026年に試作・ミニ生産ラインを立ち上げ、2027年に少量試作、2028〜2029年に量産を目指すとされます（要確認）。課題はパネルが大きくなるほど深刻になる反りで、量産での歩留まり確立が焦点です。

その先には、土台の材料を樹脂からガラスへ替える動きもあります。大面積で反りにくいガラス基板は、CoPoSのような巨大パネルと相性が良いとされます。詳しくは「AIチップの土台は、樹脂からガラスに変わろうとしている」で扱っています（TrendForce）。

今後どうなるか

当面、AIチップの供給はCoWoSの増産ペースに律速され続けます。TSMCの自社増産とOSATへの外注が進むことで、2026年にかけて供給は改善に向かいますが、需要の伸びも速く、逼迫が一気に解消するとは限りません。

中期では、最先端品はTSMCが内製で囲い込み、需要の伸び分をAmkorやASE・SPILが分担する棲み分けが続きます。その先のCoPoSやガラス基板が立ち上がれば、組み立てのボトルネックは構造的に緩む可能性があります。先端パッケージは、もはやAI半導体の供給を左右する中心テーマです。なお本記事は投資助言ではありません（Tom's Hardware）。

この記事のまとめ

• AIチップの供給を止めているのは微細化ではなく、CoWoSなど先端パッケージ（組み立て）の能力である。
• TSMCはCoWoS能力を2026年末に月産約12万〜13万枚規模へ増強する見通し。2023年末の約1.3万枚から約10倍（要確認）。
• 自社だけでは需要をさばけず、あふれた分をAmkor・SPIL・ASEなどOSATへ外注し始めた。
• 次の一手は四角いパネルで作るCoPoS。310×310mm規格で試作に着手し、量産は2028〜2029年とされる（要確認）。
• 巨大化するAIチップ（Rubin級は5.5倍レチクル）は12インチウェハー1枚から4〜7個しか取れず、パネル化と能力増強が急務になっている。