微細化が限界でも、チップはまだ速くなる。今度は「組み立て方」だった

「切って・削って製品にする後工程装置とディスコ」で後工程の装置を見ました。その後工程そのものを請け負う企業がOSATです。かつては地味な工程でしたが、いまや性能を決める主役の一つに変わりました。全体像は「半導体まとめ・入門ロードマップ」で確認できます。

なぜ「組み立て方」が性能の鍵になったのか

長年、半導体はトランジスタを小さくすることで性能を上げてきました。しかし微細化は物理的・コスト的な限界に近づき、1つのチップを縮める手法だけでは伸びしろが小さくなっています。そこで注目されたのが、複数のチップを近くに高密度で並べ、配線を短く太くして性能を伸ばす先端パッケージングです。

その代表が、AI半導体で使われる「CoWoSなどの先端実装」です。GPUとCoWoSでつないだHBM（メモリチップを縦に積んだ広帯域メモリ）を同じ土台に載せ、データを高速にやり取りします。NVIDIAのAI性能の一部は、この組み立て技術に支えられています（NVIDIA / U.S. SEC）。

チップレットとUCIeとは何か

チップレットとは、1つの大きなチップを小さな複数のチップに分けて、1つのパッケージにまとめる設計手法のことです。大きいチップほど不良が出やすく、歩留まりが落ちます。逆に、小さく分けて良品だけを組み合わせれば、歩留まりとコストを改善でき、用途に応じて機能ブロックを柔軟に組み替えられます。

これらのチップレットをつなぐ標準規格がUCIe（Universal Chiplet Interconnect Express）です。異なるメーカーのチップレットでも、共通の規格でつなげるようにする取り組みで、設計の自由度を大きく広げます。微細化に頼らず性能を伸ばす——その鍵がチップレットとUCIeです。

誰がOSAT市場を握っているのか

OSATとは、チップの組み立て（パッケージング）と検査を専門に請け負う会社のことです。後工程を外部委託する先で、設計や前工程と分業することで効率を高めます。

OSATは台湾のASE、米国のAmkor、中国のJCETが上位を占めます。TrendForce集計では、2024年の上位10社の売上は約415.6億ドルで、ASEが首位、Amkorが約15.2%、JCETが約12%でした。上位3社で世界の6割超を握ります。近年は政府支援を背景に中国勢が二桁成長を続け、勢力図が動いています（TrendForce）。

OSATとファウンドリはどう棲み分けるのか

注目すべきは、最先端のパッケージングを「TSMC」のようなファウンドリが内製化し始めたことです。CoWoSのようなAI向け先端実装は付加価値が高く、TSMCは自社で抱え込むことで前工程から後工程までを一体で提供しています。

その結果、OSATは標準的な組み立て・検査を大量にこなす領域で強みを発揮し、最先端の一部はファウンドリが握る、という棲み分けが進んでいます。とはいえAI需要でパッケージング全体のパイは拡大しており、OSATにも追い風です（TrendForce）。

投資の観点では、後工程は「微細化が鈍っても伸びる」数少ない領域の一つです。チップレット化と先端パッケージの比率が、各社の付加価値を左右します。なお本記事は投資助言ではありません。

この記事のまとめ

• 微細化が限界に近づき、性能を伸ばす主戦場は「チップの組み立て方」＝先端パッケージングへ移った。
• チップレットは大きなチップを小さく分けて一つにまとめる手法で、歩留まりとコストを改善する。
• OSATは組み立て・検査の受託専業。ASE・Amkor・JCETの上位3社で世界の6割超を占める。
• CoWoSのような最先端パッケージはTSMCなどが内製化を進め、OSATとの棲み分けが競争軸。
• チップレットをつなぐ標準規格がUCIe。後工程の付加価値はAI需要を背景に高まっている。