前回までの工程で、チップの表面には何十億個ものトランジスタ——電気のオン・オフを切り替える小さなスイッチ——ができあがりました。ただし、スイッチはつながっていなければただの部品の山です。そこで、ビルの各階に電気配線や配管を通すように、銅の配線を10層以上も積み重ねてスイッチ同士を結びます。ここで問題がひとつ。銅は薬品やガスで精密に「彫る」ことができない金属なのです。だから順番を逆にします。先に絶縁膜に配線の形の溝を彫り、銅めっきで埋めて、はみ出た分をCMPという研磨で削り取る。この「彫って・埋めて・削る」を層の数だけ繰り返すのがダマシン法です。
構造で言うと(投資家向け)も見る
多層配線は微細化・多層化が進むほど装置・材料需要が拡大する領域。CMP装置はアプライドマテリアルズ52.6%・荏原37.0%の2強、銅めっき装置はLam Researchが標準(経産省資料・2025年)。消耗材はレゾナック・フジミ・JX金属など日本勢が主導。次世代の裏面給電(BSPDN)は追い風。個別分析は company-applied-materials / company-lam-research 参照。
この記事で動かせる図解
- 01ダマシン配線3Dモデル溝を彫る→銅めっきで埋める→CMPで削る→層を積み上げる、の4段階を切り替えて見る
多層配線とは何か——チップの中の“立体道路網”
多層配線とは、トランジスタ同士を結ぶ金属配線を、絶縁膜(電気を通さない膜)を挟みながら何層にも積み上げた構造のことです(半導体そのものの基礎は「「半導体とは何か」」を参照)。「前回のイオン注入」までで、の表面にはトランジスタが敷き詰められました。ここからは「前工程」の後半戦、その膨大なスイッチを配線で結ぶ「配線工程(BEOL)」に入ります。
イメージは都市の道路網です。トランジスタに近い最下層は、幅がナノメートル単位の細い「路地」で、隣り合う素子を最短距離で結びます。上の層へ行くほど配線は太くなり、電源やクロック(チップ全体のテンポを刻む信号)を運ぶ「幹線道路」になります。
そして層と層の間は「ビア」と呼ばれる縦の接続穴がつなぎます。ビルの各階をエレベーターが結ぶ構造とまったく同じです。
規模感は想像を超えています。爪の先ほどのチップに収まる配線の総延長は、Lam Researchの解説によると約30マイル——およそ50km。東京駅から横浜を越えるほどの長さの電線が、数ミリ角の中に折りたたまれている計算です。しかも最下層の配線間隔は、90nm世代の220nmから最先端の3nm世代では23〜28nmまで縮んでおり、これは髪の毛の太さの約3,000分の1にあたります。
なぜ銅は「彫って」配線できないのか
かつての配線はアルミでした。アルミの場合は素直な作り方ができます。まずウェハー全面にアルミの膜を張り、配線として残したい部分だけをマスクで守り、不要な部分をガスで削り取る——彫刻のように「彫る」方式です。アルミは(薬品や気体で不要な部分を削り取る工程)用のガスと反応してできる物質が蒸発しやすく、きれいに削れるためです。
ところが1990年代、チップの速度が配線のせいで頭打ちになり始めます。配線が細く長くなるほど電気抵抗が増え、信号が遅れるためです。そこで白羽の矢が立ったのが、アルミより電気抵抗が約40%低い銅でした。
しかし銅は、エッチングの反応でできる物質が蒸発しにくく、ドライエッチングで精密に彫れません。おまけにシリコンの中に染み込んでトランジスタを壊す性質まであります。
この難題を解いたのが、1997年9月にIBMが発表した世界初の銅配線量産技術です。核心はまさに逆転の発想でした。配線を「彫り出す」のではなく、先に絶縁膜へ配線の形の溝を彫り、そこに電解めっきで銅を埋め込み、染み込みを防ぐバリア膜で銅を包む。金属を彫った溝にはめ込む象嵌細工(英語でダマシン、damascene)から名前を取った製法です(現場では単に「ダマシン」と略されることも多い)。
この製法により、IBMのPowerPCチップは動作周波数が300MHzから400MHzへ33%跳ね上がりました。以来二十数年、銅ダマシン配線は微細化を支え続けています。
ダマシン法はどう進むのか——「彫る・埋める・削る」の繰り返し
まず、1層分の配線ができるまでの流れを3Dモデルで見てください。
手順を言葉で追うと、大きく4段階です。
| 段階 | やること |
|---|---|
| 溝を彫る | 絶縁膜に、配線の形の溝と、下の層につなぐ縦穴(ビア)を彫る。彫るのは銅ではなく絶縁膜なので、精密な加工ができる |
| 下地を張る | 銅が絶縁膜へ染み出すのを防ぐバリア膜と、めっきの“呼び水”になるシード膜を、溝の壁に薄く張る |
| めっきで埋める | 電解めっき(電気の力で液中の銅を析出させる方法)で溝を銅で埋める。表面全体にも銅がはみ出して積もる |
| CMPで削る | はみ出した余分な銅を研磨で削り取り、溝の中の銅だけを配線として残す。表面は次の層のために完全に平らへ |
めっきには職人技が隠れています。ただ電気を流すだけでは、溝の入口が先にふさがって中に空洞(ボイド)ができてしまいます。そこでめっき液に3種類の有機添加剤を配合し、溝の底から順に銅を成長させる「ボトムアップフィル」という制御を行い、空洞ゼロの埋め込みを実現しています。
そして、この「彫る・埋める・削る」のサイクルを、絶縁膜を挟みながら層の数だけ——つまり10回以上——繰り返します。1層でも空洞や段差があれば、その上の層はすべて崩れます。多層配線が「チップの中にビルを建てる工程」と呼ばれるのは、この積み上げの緊張感ゆえです。
CMPとは何か——なぜ「化学と研磨の合わせ技」なのか
CMP(化学機械研磨)とは、薬品の化学反応と微粒子の機械的な研磨を組み合わせて、ウェハー表面を平らに磨き上げる工程です。スラリーと呼ばれる研磨液——薬品と超微細な砥粒の混合液——を流しながら、回転する研磨パッドにウェハーを押し当てます。薬品が表面をわずかに柔らかく変質させ、そこを砥粒がなでるように削る。力任せに削るのではなく、化学で「ほぐして」機械で「はらう」二段構えです。
ダマシン法におけるCMPの役割は、はみ出した銅の除去だけではありません。次の層の回路は(光で回路を焼き付ける工程)で描かれますが、土台が波打っているとピントが合わず、パターンがゆがみます。つまりCMPは「各階の床を水平にならす仕上げ職人」であり、この平坦化なしに10層以上の積み上げは成立しません。
「ウェハー製造の鏡面研磨」で登場した技術が、配線工程では層ごとに何度も呼び出されるわけです。装置の勢力図は「「デコボコを鏡のように平らに磨く。CMP装置のAMATと荏原」」で詳しく解説しています。
この工程を握る企業はどこか
多層配線は「装置は日米2強、消耗材は日本勢」という構図がはっきりした領域です。
銅めっき装置は「Lam Research」が事実上の業界標準です。同社のSABREシリーズは銅ダマシン向け電解めっき(ECD)装置で、前身のNovellusは「世界の銅配線ウェハーの10枚に9枚は自社装置で製造されている」と公表していたほどの独占ぶりでした。バリア膜などの成膜では、装置の“何でも屋”「アプライドマテリアルズ」がLamと並ぶ主役です。
CMP装置はアプライドマテリアルズが52.6%、荏原製作所が37.0%(経産省資料・2025年)で、2社がほぼ市場を分け合います。荏原はロジック向け・銅などのメタルCMPに強く、2030年の首位奪取を掲げています。
消耗材は日本勢の独壇場です。研磨液のCMPスラリーでは、「レゾナック」がSTI用スラリーでグローバル販売金額1位(2024年実績)、フジミインコーポレーテッドがFEOL(トランジスタ形成工程)向けで約6割のシェアを握ります。
そして銅配線の“原料”であるスパッタリングターゲット(の材料になる高純度金属の板)は、JX金属が世界シェア約6割。同社は茨城の新工場に約230億円を投じて生産能力を1.6倍に増強中です。詳しくは「「名前は地味でも、最先端チップの“金属”はこの会社が握っていた」」をどうぞ。
なお、この配線構造はいま大きな転換点にあります。電源用の配線をウェハーの裏側へ移す「裏面給電(BSPDN)」が実用化目前で、配線工程の主戦場はさらに広がろうとしています。
次回は、回路が完成したウェハーを1個1個のチップに切り分ける「」(ウェハーを個々のチップへ切り出す工程)——ここからいよいよ(チップの検査・組み立て・パッケージ工程)に入ります。
この記事のまとめ
- 多層配線とは、チップ上の何十億個のトランジスタを銅の配線で結ぶ工程。配線層は10層以上に積み上がり、指先サイズのチップで総延長は約50kmに達する。
- 銅はエッチングで彫れないため、「絶縁膜に溝を彫る→薄い下地膜を張る→銅めっきで埋める→はみ出しをCMPで削る」というダマシン法を層の数だけ繰り返す。1997年にIBMが量産化した。
- CMPは薬品の化学反応と微粒子の研磨を組み合わせた「化学と研磨の合わせ技」。表面を平らにしないと次の層が作れないため、多層化の隠れた主役になっている。
- 銅めっき装置はLam Research、CMP装置はアプライドマテリアルズ約53%・荏原約37%の2強。装置は日米勢が寡占している。
- 消耗材は日本勢が強い。CMPスラリーはレゾナック(STI用で金額世界1位)やフジミ、銅配線の原料になるスパッタリングターゲットはJX金属が世界シェア約6割を握る。
よくある質問(FAQ)
Q.「ダマシン」と「ダマシン法」は同じ意味ですか?+
同じ製法を指します。正式には「ダマシン法」または「ダマシンプロセス」と呼びますが、業界では単に「ダマシン」と略して呼ばれることも多くあります。名前の由来は、象嵌(ぞうがん)細工を意味する英語「damascene」です。溝を彫って別の金属をはめ込む象嵌細工の技法に、先に絶縁膜へ溝を彫って銅を埋め込む配線の作り方が似ていることから名付けられました。
Q.ダマシン法(ダマシン配線)とは何ですか?+
ダマシン法とは、銅の配線を作るために「先に絶縁膜へ配線の形の溝を彫り、そこに銅めっきを流し込み、はみ出した分をCMP(研磨)で削り取る」製法です。金属を彫った溝にはめ込む象嵌(ぞうがん)細工が名前の由来です。銅はエッチング(薬品やガスで削る加工)で形を作れないため、「配線を削り出す」のではなく「鋳型に埋め込む」という逆転の発想が採用されました。1997年にIBMが世界で初めて量産技術として発表しました。
Q.なぜ銅の配線はエッチングで作れないのですか?+
かつてのアルミ配線は、膜を全面に張ってから不要な部分をガスで削り取る方法で作れました。アルミはエッチングガスと反応してできる物質が蒸発しやすく、きれいに削れるためです。一方、銅は反応してできる物質が蒸発しにくく、ドライエッチングで精密な形に削り出せません。それでも銅はアルミより電気抵抗が約40%低く、配線を速く・省電力にできるため、「彫れないなら埋めればいい」というダマシン法とセットで採用されました。
Q.CMP(化学機械研磨)とは何ですか?+
CMPとは、薬品の化学反応と微粒子の機械的な研磨を組み合わせて、ウェハーの表面を平らに磨き上げる工程です。スラリーと呼ばれる研磨液を流しながら、回転するパッドにウェハーを押し当てて磨きます。ダマシン法では、溝からはみ出した余分な銅をCMPで削り取ることで、溝の中の銅だけを配線として残します。表面が平らでないと次の層の回路を正確に焼き付けられないため、多層配線はCMPなしには成立しません。
Q.チップの配線は何層あって、どのくらいの長さになりますか?+
複雑なチップでは配線層は10層以上に達し、指先サイズのチップに収まる配線の総延長は約50km(約30マイル)になります。トランジスタに近い下の層ほど配線が細かく、上の層に行くほど電源などを運ぶ幅の広い配線になります。層と層の間は「ビア」と呼ばれる縦の接続穴でつながっており、ビルの各階をエレベーターが結ぶような立体構造になっています。
Q.デュアルダマシン(Dual Damascene)とは何ですか?+
デュアルダマシンとは、配線の溝(トレンチ)と層間接続の穴(ビア)を同時に1回の銅めっきで埋め込む手法です。シングルダマシン(配線とビアを別々に作る方法)と比べ、工程数を削減でき製造効率が上がります。現在の多層配線工程では、このデュアルダマシンが主流になっています。
用語集
- トランジスタ/ transistor
- 電気のスイッチ。オン/オフで「0と1」を表し、計算と記憶の最小単位になる。
- ウェハー/ wafer
- 半導体を作る土台となる円盤状のシリコン。ここに多数のチップをまとめて作る。
- エッチング/ etching
- レジストに覆われていない部分の膜を、気体や薬液で削り取り、回路パターンを膜に刻む工程。
- 露光(リソグラフィ)/ lithography
- 回路の原版(マスク)を通して光を当て、回路パターンをチップに転写する工程。半導体製造の心臓部。
- 成膜(せいまく)・塗布/ deposition / coating
- ウェハー表面に、配線や絶縁体になる薄い膜を一様につける工程。液体を塗る『塗布』も含む。
- ダイシング/ dicing
- 1枚のウェハーを格子状に切り、1つずつのチップ(ダイ)に切り分ける後工程。ブレードやレーザーで切断する。
- 後工程(OSAT)/ back-end / OSAT
- ウェハーから切り出したチップを検査・組み立て・パッケージする工程。
参考資料・引用元
- One big wire change in '97 still helping chips achieve tiny scale一次情報IBM Research(公式ブログ)(2017)— 使用箇所: 1997年9月のIBM銅配線量産発表・電解めっき+ダマシン+拡散バリアの3点セット・銅はアルミより抵抗約40%低い・PowerPC 300→400MHz(+33%)https://research.ibm.com/blog/20years-cuwires
- Tech Brief: An Introduction to Interconnects一次情報Lam Research(公式)(2018)— 使用箇所: 指先サイズのチップに約30マイル(約50km)の配線・複雑なICは配線10層以上・銅配線は溝形成→銅充填→余剰除去というダマシン工程の説明https://newsroom.lamresearch.com/Tech-Brief-An-Introduction-to-Interconnects
- 2 nm以降のロジックの配線技術と材料(野上毅・IBMリサーチ)調査会社応用物理 92巻6号(応用物理学会)(2023)— 使用箇所: Cu配線は二十数年使用・ダマシンプロセスの定義・3種の有機添加剤によるボトムアップフィル・配線ピッチ90nm世代220nm→3nm世代23〜28nm・TaN拡散バリアhttps://www.jstage.jst.go.jp/article/oubutsu/92/6/92_340/_pdf
- Novellus Introduces SABRE 3D Electroplating System一次情報Lam Research(Novellusプレスリリース)(2010-07-12)— 使用箇所: 世界の銅配線ウェハーの10枚に9枚がSABRE Electrofillで製造という当時の自社発表・SABREが銅ダマシンめっきの業界標準である裏付けhttps://newsroom.lamresearch.com/2010-07-12-Novellus-Introduces-SABRE-R-3D-Electroplating-System-for-the-Advanced-Wafer-Level-Packaging-Market
- シェア首位・米アプライド追撃なるか…荏原、CMP装置で攻勢かける報道ニュースイッチ(日刊工業新聞)(2025)— 使用箇所: CMP装置世界シェア(アプライドマテリアルズ52.6%・荏原37.0%、経産省資料・2025年)・荏原は2030年首位目標https://newswitch.jp/p/45888
- 【世界シェアNo.1】レゾナックの5つの半導体材料一次情報レゾナック(公式)(2025-09-01)— 使用箇所: レゾナックのCMPスラリー(STI用)がグローバル販売金額1位(2024年実績)https://www.resonac.com/jp/corporate/resonac-now/20250901-3592.html
- 【取材レポート】フジミインコーポレーテッド:シリコンウェハー研磨材の首位企業調査会社FISCO(2025-10-14)— 使用箇所: フジミのCMPスラリーはFEOL(トランジスタ形成工程)向けで世界シェア約6割・ラッピング材92%https://note.com/fisco_jp/n/nd4c67b81f358
- 世界シェア約6割の半導体材料、JX金属が生産能力1.6倍に…茨城新工場に230億円報道ニュースイッチ(日刊工業新聞)(2026-03-10)— 使用箇所: JX金属の半導体用スパッタリングターゲット世界シェア約6割・ひたちなか新工場へ約230億円投資で生産能力1.6倍https://newswitch.jp/p/48614
この記事をシェア
次に読む
コメント
GitHub アカウントでログインしてコメントできます。