AIメモリを12段積むため、シリコンは髪の毛より薄く削られていた

「半導体とは何か」で見たように、チップは円盤状のウェハーの上に回路を作り込んで生まれます。しかし回路ができたウェハーは、そのままでは厚すぎて製品になりません。薄く削り、切り分けて、組み立てる——この「製品にする」工程が後工程で、その入り口がバックグラインドです。

バックグラインドとは

バックグラインドとは、回路を作り終えたウェハーの裏面（回路のない側）を砥石で研削して薄くする工程です。製造中の300mmウェハーは、搬送や加工で割れないよう約775μmの厚みを持っています。しかし完成したチップにそれほどの厚みは不要で、むしろ厚いままだと不都合が生じます。

薄く削る理由は、大きく3つあります。

1. パッケージを薄くする——スマートフォンやカードなど、薄さが価値になる製品にチップを収めるため。
2. 熱を逃がしやすくする——シリコンが薄いほど、チップ裏面から熱が抜けやすくなる。
3. チップを積み重ねる——複数のチップを縦に積む構造では、薄くしないと高さが収まらない。

製造工程の全体像は「1枚のシリコンがチップになるまで」で、後工程の装置は「後工程装置とディスコ」で詳しく扱っています。

どこまで薄く削るのか。HBMが薄化を極端にした

削り込む厚みは用途で変わります。一般的なパッケージ用途では100μm前後ですが、チップを積層する用途では数十μmまで薄くします。髪の毛の太さが約80〜100μmなので、積層用のチップは髪の毛より薄いことになります。

この薄化を極端に押し進めたのが、AI向けのHBM（広帯域メモリ）です。HBMはDRAMのチップを縦に積み重ねて作られ、最新世代では12段積んで36GBを実現します。しかも8段品と同じ高さに収めるため、1枚1枚をさらに薄く削る必要があります。積んだチップどうしは、シリコンを縦に貫く微細な配線でつなぎ、薄いチップを精密に積み上げます（Samsung Semiconductor）。

AIの性能がメモリで決まる理由は「AIの性能を決めるのはメモリだった」で解説しています。そしてHBM需要の拡大は、そのまま薄化技術の難度と価値を引き上げています。

薄くするほど割れやすい。ディスコのTAIKOとDBG

ウェハーは薄くするほど反りやすく、割れやすくなります。そのため、紙のように薄いシリコンを傷つけずに扱うのは難しく、ここに後工程の技術的な勝負どころがあります。

代表的な対策が、ディスコが開発したTAIKO（タイコ）プロセスです。TAIKOプロセスとは、ウェハーの外周に幅約3mmのリング（縁）を残し、内側だけを薄く削る方法です。和太鼓のように「縁が厚く、中央が薄い」形にすることで、薄化後の反りや割れを抑え、ハンドリングを容易にします（DISCO CORPORATION）。

もう一つが、削る順序を入れ替える先ダイシング（DBG＝Dicing Before Grinding）です。先に浅く切り込みを入れてから裏面を削ることで、薄いウェハーを切断する際の欠けや割れを減らします。バックグラインドで薄くしたウェハーは、続くダイシングで1つずつのチップに切り分けられ、組み立て工程へ進みます。

なぜ日本のディスコが世界を握るのか

ウェハーを「薄く削る」グラインダと「切り分ける」ダイシングは、どちらも日本のディスコが世界約7〜8割を握るとされます。装置だけでなく、研削砥石や切断ブレードといった消耗品まで一貫して手がけている点が強みです。

微細化が物理的に難しくなるなか、複数のチップを高密度に束ねる先端パッケージングが、AI半導体の性能を左右する主戦場になっています。GPUとHBMを一体化するCoWoSのような実装が広がるほど、その入り口にあるバックグラインドとダイシングの価値も高まります。ディスコの企業分析は「“切って削って磨く”を独占する日本企業」で扱っています。後工程装置全体の市場規模は、世界の半導体製造装置（2024年 総額約1,090億ドル）の一角を占めます（SEMI）。

なお本記事は技術解説であり、投資助言ではありません。

この記事のまとめ

• バックグラインドは、回路を作り終えたウェハーの裏面を削って薄くする後工程の入り口。
• 約775μmのウェハーを、パッケージ用途で100μm前後、積層用途では髪の毛より薄い数十μmまで削る。
• 薄くする理由はパッケージ薄型化・放熱・チップ積層の3つ。最新のHBMは12段積むため極薄化が必須。
• 薄いほど反り・割れのリスクが増すため、ディスコのTAIKO（外周にリングを残す）やDBG（先ダイシング）で対策する。
• グラインダもダイシングも、装置・消耗品でディスコが世界約7〜8割を握る。