最先端チップ工場が「1棟2兆円超」になった理由——世界に3社しかない半導体製造の経済学

内閣府・総務省・経産省が半導体を「経済安全保障の要」と定め、政府補助に兆円単位の予算を積む理由は、この産業の経済構造を見れば理解できる。「半導体業界の分業構造とは何か」で整理したとおり、半導体の製造専業（ファウンドリ）が巨大投資を担う構造になったのは1987年のTSMC設立がきっかけだ。ただし工場1棟にかかるコストは、当時とは桁が違う規模に膨らんでいる。

最先端ファブはなぜ「1棟150億ドル超」になるのか

半導体工場の建設費は、最先端ロジックファブ1棟あたり150〜200億ドル（2〜3兆円）規模に達する。これは土地・建屋・クリーンルーム・装置・インフラをすべて合算した総額で、TSMCやSamsungなど世界最先端の量産拠点に共通する水準だ。

半導体工場のコストは大きく3つに分解できる。装置費（EUV露光機・薄膜を形成する装置・不要な部分を削る装置など）、建屋・クリーンルームの建設・維持費、そして用地・インフラ（超純水・電力・排ガス処理など）だ。このうち最大は装置費で、業界推計では総投資の60〜70%を占める。ウェハーに回路を作り込む前工程の製造装置市場は2024年に約1,090億ドルと過去最高を記録した。

TSMCは2026年の設備投資予算として$52〜56B（約8兆円）を承認している。この額は複数の新工場と既存工場への追加投資を合算したものだが、新規の最先端ノード工場1棟だけでも100〜200億ドルの建設費が見込まれる。2025年3月には、アリゾナ州の工場群への追加投資で総投資額が1,650億ドルに拡大すると発表した。これはアメリカ製造業で単一企業の計画としては過去最大級だ。

1台150〜400億円の露光装置がなぜ100台以上必要なのか

先端工程で最もコストの高い装置がEUV露光機（回路パターンを光で焼き付ける装置。オランダのASMLが独占供給）だ。2023年にIntelへ初出荷された最新の次世代型（High-NA EUV）は1台約4億ドル（約600億円）とされ、標準型も同社の2024年年次決算から計算すると1台あたり1.5億ユーロ（約200億円台）前後と推算できる。

量産ラインでは、1枚のウェハーを露光する工程が最先端ロジック（3nm・2nm）では15〜20回に及ぶ。スループット（処理速度）は1台で1時間に200枚超だが、24時間フル稼働でも月間処理量には上限がある。TSMC規模の量産ライン（月産10〜15万枚）を支えるには、EUVだけで100台以上が必要になる。装置は注文から納品まで12〜18か月かかるため、量産計画に先立ち数年前からASMLとの枠取りが必要だ。

クリーンルームとはどのような空間なのか

半導体製造は、外気の10億分の1以下という極めて清潔な環境を必要とする。国際規格で最も厳しいクラスに相当するクリーンルームでは、0.1μm（マイクロメートル）以上の微粒子が1立方メートルあたり10〜1,000個以下に制御されている。外気の同サイズ微粒子は数十億個に上るため、異物の侵入は歩留まり（良品率）を直撃する。

建設には特殊な空調・室内の気圧を外より高く保つ仕組み・高性能フィルターが必要で、工場本体の建設費の2〜4割をクリーンルームインフラが占める。維持にも高度な排気・給気設備と24時間の環境監視が必要で、これが工場の固定費（生産量に関わらず発生する費用）の大きな部分を構成する。クリーンルームで働く作業員が着用するバニースーツは、人体から発生する微粒子を閉じ込めるためのものだ。超純水の製造や特殊ガスの管理なども含め、インフラ維持コストは年間数百〜数千億円規模に上る。

なぜ歩留まりがファブの損益を左右するのか

歩留まりとは、1枚のウェハーから取り出せるチップのうち良品の割合を指す。「歩留まりとは何か」で詳しく解説しているが、製造コストは歩留まりに関係なく発生するため、これが損益の最大変数になる。

具体例で説明する。直径300mmウェハー1枚から取れる5nmチップが500個、製造コストが1枚あたり100万円とすると、歩留まり50%なら良品250個・1個あたりコスト4,000円、歩留まり80%なら良品400個・1個あたりコスト2,500円になる。歩留まりが30ポイント改善すると、1チップあたりのコストが38%下がる計算だ。これが先端工程では顧客への採用価格と利益率を直接決める。

TSMC FY2024の粗利率は56.1%に上る。この高利益率を支えるのが高い歩留まりと量産効率だ。歩留まりが高いファブに顧客が集中し、さらなる量産効果で学習曲線（量産を重ねるほど1個あたりのコストが下がる効果）が進み、コストがさらに下がるという好循環を生む。これがTSMCのファウンドリシェア67.1%の背景にある。

なぜ世界の最先端ファブが3社以下に絞られるのか

現時点で先端ロジック量産を続けているのは、ファウンドリ（製造専業）のTSMC、IDM（設計・製造一体）のSamsung、そして回復途上のIntelの3社にほぼ限られる。この集中は偶然ではなく、4つの経済的必然がある。

第1にスケールの壁だ。工場の固定費（装置・クリーンルーム維持・人件費）を回収するには、ウェハー月産10万枚以上の大量生産が必要で、それを実現できる顧客基盤が不可欠になる。

第2に継続投資の壁だ。次世代ノード（回路の微細化世代。数字が小さいほど新しい世代を指す）の研究開発は5〜10年前から開始する必要があり、その期間も先端ノードの収益で研究費を賄わなければならない。

第3にサプライヤー協力の壁だ。ASML・Applied Materials・Lam Research・東京エレクトロンといった装置メーカーは、先端工程の技術開発を特定のファブと共同で行う。割当台数・納期・カスタマイズで既存の大口顧客が優先される傾向があり、後から参入しても主要装置を十分確保できない。第4にノウハウの壁だ。歩留まり改善の手法・工程レシピ・クリーンルーム管理の知見は技術者の経験に蓄積され、一朝一夕には移転できない。

誘致補助が兆円規模になるのはなぜか

TSMCの熊本工場には、日本政府が第1工場に最大約4,760億円・第2工場に最大約7,320億円、合計約1.2兆円の助成を拠出した。2工場合計の総投資は200億ドル（約3兆円）超とされる。政府助成が総投資の40%程度に相当するが、なぜそれでも「採算が合う」のか。

米国のCHIPS法は半導体製造向けに約527億ドルの補助金・税額控除を整備した。その最大の動機は地政学的リスクの分散だ。「ASMLとEUV露光の独占」でも触れたとおり、最先端チップの製造能力が台湾に集中することは、有事の際にスマートフォン・AI・自動車・兵器システムの製造が一斉に止まるリスクを意味する。ファブ建設を国内に誘致することで得られる経済安保上の保険価値は、兆円単位の補助コストを上回ると各国政府は判断している。

Intel Fab 52も米アリゾナで建設が進んでおり、CHIPS法補助を受けながら18Aプロセスの量産立ち上げを目指す。製造能力の地理的分散という点で、半導体メガファブは今後も各国政府が積極的に関与する産業インフラであり続ける。

この記事のまとめ

• 最先端半導体工場1棟の建設費は装置・建屋・インフラ合計で150億ドル（約2兆円）を超え、TSMCの年間設備投資は$52〜56Bに達する。
• EUV露光装置1台は推定150〜400億円（1.5〜4億ドル）で、量産ラインには100台以上が必要。装置費だけで総コストの60〜70%を占める。
• クリーンルームはISO Class 1〜3相当（外気の10億分の1以下）の清潔度で、建設と維持に多大な固定費がかかる。
• 歩留まり（良品率）が5〜10%違うと1チップあたりのコストと利益率が大幅に変わるため、製造ノウハウが最大の参入障壁になる。
• 米国・日本が兆円単位の補助を出して工場を誘致するのは、台湾集中リスクを分散する地政学的安全保障が最大の動機だ。