僕は元コンサルでTMT(テクノロジー・メディア・通信)領域を見てきましたが、AI半導体の“急所”は、GPUそのものより、こうした土台(基板)の技術にあると感じています。
まず前提を一つ。チップは単体では動きません。数千本の端子を外の回路へ広げる「パッケージ基板」があって、初めて使えます。そして、その基板の絶縁層がABF(Ajinomoto Build-up Film)です。味の素がなぜこの市場を独占できたのかは「うま味調味料の会社が、AI半導体の土台を握っていた」にまとめました。今回は、その“中身と作り方”の話です。
CPUやGPUは、小さなチップを『基板』という土台に載せて作ります。その基板の中の細い配線を、一層ずつ絶縁するのが、味の素の薄いフィルム『ABF』です。配線は銅を削るのではなく、必要な所にだけ銅をめっきで足す『SAP』という方法で作ります。だから、髪の毛の数十分の一の細さが出せるのです。
構造で言うと(投資家向け)も見る
ABFはFC-BGA基板の層間絶縁材で味の素のシェア約8〜9割。製造はSAP(セミアディティブ法)で、配線幅はサブトラクティブの25µm級から5µm、各社はサブ2µmへ微細化中。技術の核は①シリカ最大72wt%+CTEを銅18ppmに合わせる反り対策(査読で反り92%減)②224G向けの低Df化(Df<0.002)。AIの大型・多層・高速化でABF使用量と基板難度が上がり、Ibiden(FC-BGA 7〜8割)等の設備投資が需給を左右。長期はガラスコアだが、絶縁層にABF系は残存する。
ABFの中身は何でできているのか
ABFは、3つの材料を混ぜて薄いフィルムにした「熱で固まる樹脂」です。
- ベースのエポキシ樹脂:接着と絶縁の土台になります。
- シリカ(ガラスの粉)フィラー:熱膨張を抑える“おもり”です。世代とともに、含有率を38%から最大72%まで増やしてきました。
- 硬化剤:加熱で樹脂を網目状に固めます。
なぜシリカをここまで混ぜるのか。理由は、樹脂だけだと熱で膨らみすぎて、基板が反ってしまうからです。つまりシリカは、後で述べる「反り対策」の主役でもあります。
ABFには複数の世代があり、改良の方向は一貫しています。信号のロス(損失)を下げること、そして表面をより平滑にすることです(味の素/Polymer Innovation Blog)。なぜ“損失”を下げ続けるのかは、後半で説明します。
代表的なスペックを並べると、こうなります(Cadence/PMC査読論文)。
| 項目 | 代表値 | 何を意味するか |
|---|---|---|
| 誘電率 Dk | 約3.1〜3.3 | 信号の伝わる速さに効く |
| 誘電損失 Df | <0.01、低Df品で約0.002 | 高速信号でのロスの少なさ |
| 熱膨張率 CTE | 約20 ppm/℃ | 銅(18)に近いほど反りにくい |
| ガラス転移点 Tg | 約165〜198℃ | 熱で柔らかくなる温度 |
| 1層の厚み | 約10〜25µm | 髪の毛(約80µm)の数分の一 |
| シリカ含有率 | 38〜72wt% | 多いほど低CTE・高剛性 |
なぜ“削らず足す”のか——SAP工程の作り方
ここが、この記事の山場です。
従来のプリント基板は、全面に貼った銅箔から、要らない所を薬品で削る「引き算(サブトラクティブ)」で配線を作ってきました。一方、ABF基板は逆の発想です。必要な所にだけ銅をめっきで“生やす”「足し算」——これが**SAP(セミアディティブ法)**です。
工程は、こう進みます(Altium/Cadence)。
| 手順 | 何をするか |
|---|---|
| ①ABFを積層 | フィルムを貼り、熱で固める |
| ②レーザーで穴 | 層をつなぐ微細な縦穴(ビア)を開ける |
| ③デスミア | 残渣を取り、ABF表面を粗くして銅の食いつきを作る |
| ④無電解銅(シード) | 全面に極薄の銅の“種”をつける |
| ⑤露光・現像 | 配線になる溝を、レジストで形づくる |
| ⑥電解銅めっき | 溝の中だけ、銅を厚く育てる |
| ⑦剥離・フラッシュエッチ | レジストを外し、薄いシード銅を軽く落とす |
なぜ、これで細い線が出せるのか。配線の幅を「薬品で削る量」ではなく「光で描くパターン」で決めるからです。そのため、サブトラクティブが最小25µm級なのに対し、SAPはそれを大きく下回る微細配線を作れます(Altium)。
ただし、最近は“あえて表面を粗くしすぎない”低粗度ABFへ移っています。なぜなら、高速信号は導体表面の凹凸(表皮効果)でロスするからです。つまり、銅との密着と低損失の両立が、次の技術課題になっています。
なぜABF基板は反るのか、どう抑えるのか
AIチップが大きく・熱くなるほど、基板の「反り(warpage)」が壁になります。実際、1,000W級では、有機基板は100mmあたり50µm超も反るのに対し、ガラス芯の基板は20µm未満にとどまります(TrendForce)。
この反りを抑える主役が、さきほどのシリカフィラーとCTE設計です。査読論文では、次のような定量データが示されています(PMC査読論文)。
- フィラーを40%→70%に増やすと、コアの反りは0.94mm→0.02mmへ激減する。
- ビルドアップ層のCTEを26→19 ppm/℃へ下げると、反りは0.32→0.25mmへ下がる。
- そして決定的なのが、CTEを銅箔の約18 ppm/℃に合わせること。これでFC-BGAの反りが従来比92%減ったとされます。
言い換えれば、ABFは“絶縁する”だけの材料ではありません。“反りを設計する”材料でもあるのです。
224Gの時代に、なぜ低Dfが効くのか
次の主戦場は、信号の速さです。AIサーバーは、224G(毎秒224ギガビット級)のような超高速の配線で、チップどうしをつなぎます。
このとき、絶縁材の誘電損失(Df)が大きいと、信号がエネルギーを失って減衰します。だからこそ、味の素はDfを0.002以下まで下げた超低損失グレードを投入しています(味の素/Cadence)。しかも、Dfを下げることは、速さだけでなく消費電力の削減にも効きます。高速化と省エネが、同じ材料の改良でつながっているわけです。
どこまで細くできるのか——微細配線のいま
微細配線は、線幅/間隔(L/S)で測ります。ハイエンドのABF基板は、いま6〜7µmから5µmへの競争に入りました。
さらに、Unimicronは18層のABF基板でサブ2µm(2µm未満)を、ガラス基板勢は1.5µmを狙うと発表しています(各社発表・業界見通し)。一方、チップの端子を外へ広げ直す再配線層(RDL)でも、微細なシリカフィラーと薄膜化によって、L/Sを20µm→5µmまで詰めた研究があります(IMAPS論文)。つまり、微細化の鍵もまた、フィラーと膜厚というABFの材料設計に戻ってきます。
ガラス基板が来たら、ABFは要らなくなるのか
結論からいうと、当面は要ります。なぜなら、ガラスはあくまで「芯(コア)」の置き換えで、その上に積む絶縁層には、引き続きABF系材料が乗る構成が一般的だからです(TrendForce)。
もちろん、露光でビアを開けられる感光性の絶縁材との使い分けもあります。とはいえ、レーザー加工で微細なRDLを作る用途では、ABFが使われ続けます(IMAPS論文)。したがって、芯がガラスに変わっても、ABFの役割が丸ごと消えるわけではありません。
最後に、投資家の視点を一つ。ABF材料は味の素が約8〜9割、AIサーバー向けFC-BGA基板はIbidenが約7〜8割を握ります(Digitimes)。したがって、AI半導体の供給網を見るとき、GPUの名前だけ追っていては“急所”を見落とします。土台の材料と基板まで含めて地図を持つこと——これが、ニュースに振り回されないコツです。Ibidenの立ち位置は「Ibiden(イビデン)の企業解説」に、ガラス化の流れは「AIチップの土台が、樹脂からガラスへ変わり始めた」にまとめています。
この記事のまとめ
- ABFはエポキシ樹脂にシリカを最大7割混ぜた熱硬化フィルムで、味の素が世界シェア約8〜9割。
- 配線は銅を削る「引き算」でなく、必要な所にだけ銅をめっきで足す「SAP(セミアディティブ法)」で作る。
- シリカで熱膨張(CTE)を銅に近づけると、基板の反りが大きく減る(査読データで最大92%減)。
- 224Gなど高速信号向けに、誘電損失Dfを0.002以下に下げた低損失グレードが要になる。
- ガラスコア基板に替わっても、その上の絶縁層にはABF系材料が残る。
よくある質問(FAQ)
Q.ABFとは何ですか?+
ABF(Ajinomoto Build-up Film=味の素ビルドアップフィルム)とは、半導体パッケージ基板の中で、銅の配線層どうしを絶縁する厚さ約10〜25マイクロメートルの熱硬化フィルムです。エポキシ樹脂にシリカ(ガラスの粉)フィラーと硬化剤を混ぜて作られ、味の素が世界シェア約8〜9割を握ります。
Q.SAP(セミアディティブ法)とは何ですか?+
SAP(セミアディティブ法)とは、銅箔を後から削るのではなく、必要な場所にだけ銅をめっきで“足して”配線を作る工程のことです。ABFを積層し、レーザーで穴を開け、薄い銅の種(シード)をつけ、レジストで溝を描いてから、その溝にだけ銅を厚く成長させます。配線幅を“削る量”でなく“光で描くパターン”で決めるため、髪の毛の数十分の一の微細配線が作れます。
Q.なぜABF基板は反るのですか?どう抑えますか?+
AIチップが大型化・高発熱化すると、樹脂を芯にした基板が熱で曲がる「反り(warpage)」が問題になります。対策の主役がシリカフィラーとCTE(熱膨張率)設計です。シリカを最大72%まで増やし、ABFのCTEを銅の約18 ppm/℃に近づけると、反りが大きく減ります。CTEを銅に合わせて反りが従来比92%減ったという査読データもあります。
Q.ガラス基板が普及すると、ABFは要らなくなりますか?+
当面は要ります。ガラスはあくまで基板の「芯(コア)」の置き換えで、その上に積む絶縁層には引き続きABF系の材料が乗る構成が一般的だからです。芯がガラスに変わっても、ABFの役割が丸ごと消えるわけではありません。
用語集
参考資料・引用元
- Ajinomoto Build-up Film (ABF) — Insulating film for semiconductor packages一次情報味の素グループ(公式)(2025)— 使用箇所: ABFの材料組成(エポキシ樹脂+シリカフィラー+硬化剤)・世代・用途の一次説明/低Df品の狙いhttps://www.ajinomoto.com/innovation/our_innovation/buildupfilm
- Why Ajinomoto Build-up Film (ABF) Is Used in IC Packaging業界団体Cadence(2024)— 使用箇所: ABF代表スペック(Dk約3.1〜3.3・Df<0.01・CTE約20ppm/℃・Tg165〜198℃)/SAP概説https://resources.pcb.cadence.com/blog/why-ajinomoto-build-up-film-abf-is-used-in-ic-packaging
- Warpage control of FC-BGA via CTE-matched build-up film and filler loading(査読論文)調査会社PMC(NCBI)(2025)— 使用箇所: 反りの定量(フィラー40→70%で0.94→0.02mm・CTE26→19で0.32→0.25mm・銅18ppm整合で反り92%減)https://pmc.ncbi.nlm.nih.gov/articles/PMC12638888/
- SAP / mSAP Semi-Additive PCB Process Basics業界団体Altium(2024)— 使用箇所: SAP/mSAP工程フローとL/S能力(サブトラクティブ25µm級に対しSAPはそれを大きく下回る)https://resources.altium.com/p/sap-semi-additive-pcb-process-basics
- Heterogeneous Integration Hybrid Substrate with Ajinomoto Build-up Film調査会社IMAPS(論文)(2024)— 使用箇所: ファンアウトRDLでABFのL/Sを20µm→5µmへ微細化/ABFとPID(感光性絶縁材)の使い分けhttps://imapsource.org/api/v1/articles/74589-heterogeneous-integration-hybrid-substrate-with-ajinomoto-build-up-film.pdf
- Polymers in Electronic Packaging: Build-up Films for Flip-Chip Substrates (Part 2)業界団体Polymer Innovation Blog(2023)— 使用箇所: ABF世代の化学(GX=エポキシ-フェノール/GZ=エポキシ-シアネートエステル)とシリカ含有率の増加https://polymerinnovationblog.com/polymers-in-electronic-packaging-build-up-films-for-flip-chip-semiconductor-substrates-part-two/
- ABF substrate packaging expansion for AI GPU capacity調査会社DigiTimes(2025-12-18)— 使用箇所: AIサーバ向けFC-BGA基板でIbidenが約7〜8割・設備投資/ABFサプライ構造(報道)https://www.digitimes.com/news/a20251218PD207/abf-substrate-packaging-expansion-ai-gpu-capacity.html
この記事をシェア
次に読む
コメント
GitHub アカウントでログインしてコメントできます。