小さくしたら電気が漏れ始めた。トランジスタが平面から立体へ変わった理由

「シリコンに不純物を撃ち込むイオン注入装置」で触れたとおり、トランジスタの構造は平面から立体へと進化してきました。ではなぜ、わざわざ作るのが難しい立体構造へ進む必要があったのか。その答えは「電気の漏れ」との戦いにあります。基礎は「半導体とは何か」で確認できます。

なぜ平面トランジスタは限界に達したのか

トランジスタは、ゲートに電圧をかけてチャネル（電気の通り道）の流れをオン・オフするスイッチです。問題は、製造プロセスが微細になりチャネルが短くなると、ゲートが流れを止めきれなくなることです。これを短チャネル効果といいます。

平面（プレーナ）構造では、ゲートはチャネルの上の1面からしか制御できません。チャネルが短くなると、ゲートから遠い経路で電気が漏れ、待機電力が指数的に増えます。実際、28nmを下回るあたりから漏れ電流が深刻になり、平面のままでは性能と省電力の両立ができなくなりました。

下の3Dモデルは、平面・FinFET・GAAの3段階を切り替えて見比べられます。ゲート（黄色）がチャネル（水色）を囲む面が増えるほど、下に漏れる電気（赤い粒）が減っていくのが分かります。

FinFETは何を変えたのか

この壁を破ったのがFinFETです。FinFETとは、基板から薄い「ひれ（フィン）」を立て、その3面をゲートで囲む立体トランジスタのことです。Intelが2011年に22nm世代で世界で初めて商用化しました。

ゲートが3面からチャネルに密着することで、静電制御が大きく改善します。ゲートから遠い漏れ経路が減り、短チャネル効果を抑えられるようになりました。FinFETはこの強い制御力で、22nmから3nm級（N3）まで、約10年にわたり微細化を支え続けました（Real World Tech）。

ただしFinFETにも弱点があります。フィンは高さを自由に変えられないため、駆動電流（強さ）を増やすにはフィンの本数を増やすしかありません。つまり幅は「フィン2本ぶん・3本ぶん」と飛び飛びの値（量子化）でしか調整できず、25%だけ増やす、といった微調整ができません。これが次の限界になりました。

GAA（ナノシート）はなぜFinFETを超えられるのか

そこで登場したのがGAA（ゲートオールアラウンド）です。GAAとは、横たえた薄いシート（ナノシート）を積み重ね、その上下左右の全周をゲートで囲む構造のことです。FinFETが3面なら、GAAは4面すべて。チャネルへの制御がさらに強まり、漏れを一段と抑えられます。

この構造の基礎は、IBMが2017年にVLSIシンポジウムで発表した「積層ナノシートGAA」の論文に遡ります。FinFETの先を可能にする技術として提案されました（IBM Research / IEEE VLSI Symposium）。

そして2021年、IBMは世界初の2nmチップを発表しました。1つのトランジスタを3枚積み重ねたシリコンのシートで構成し、それぞれをゲートが完全に囲みます。性能は7nm比で約45%向上、または消費電力を約75%削減でき、爪の大きさに約500億個のトランジスタを載せられるとされます（IBM）。

GAAのもう一つの大きな利点が「幅を自由に変えられる」ことです。FinFETのようにフィンの本数で飛び飛びに増やすのではなく、ナノシートの幅を細かく調整して駆動電流を最適化できます。設計の自由度が上がり、1つのチップ内で用途に応じた作り分けがしやすくなります。TSMCのN2世代では、0.5Vで漏れ電流が約75%減ったとの報告もあります（IEEE Spectrum）。

各社はGAAをどう実装しているのか

GAAは2〜3nm級の主流になりました。Samsungは2022年、3nmでGAAを世界で初めて量産に乗せました。一方、TSMCはN3までFinFETを使い、N2（2nm級）からGAAナノシートへ移行しています。

Intelは18AでGAAを「RibbonFET」として導入し、さらに裏面給電を組み合わせました。裏面給電とは、電力の配線をチップの裏側へ移し、表側を信号専用にする技術です。配線が混み合わなくなり、密度と性能が上がります。Intelは18AがIntel 3比で密度30%超の向上をもたらすとしています（Intel/ Tom's Hardware）。

トランジスタの進化は何を意味するのか

構造が立体化・微細化するほど、不純物を「狙った場所に・精密に」入れる技術が重要になります。これが「イオン注入装置」をはじめ、回路を刻む一連の前工程装置全体の高度化を要求します。工程の詳しい中身は「シリコンの円盤ができるまで」で追えます。最先端トランジスタは、装置・材料の進歩と一体で初めて実現します。

そして、こうした2nm級の高性能ロジックこそ、「AI半導体」が求める性能と省電力の土台です。2024年の前工程装置市場は約1,010億ドルで過去最高となりました（SEMI）。トランジスタの立体化は、産業全体の装置投資を押し上げる原動力でもあります。なお本記事は投資助言ではありません（SEMI）。

この記事のまとめ

• 微細化するほど、ゲートが電気を止めきれず漏れる「短チャネル効果」が深刻になる。

• 平面はゲートが1面のみ。3面で囲むFinFETを2011年にIntelが22nmで商用化し、漏れを抑えた。

• FinFETはフィンの本数でしか幅を増やせない（量子化）。これが微細化の制約になった。

• GAAは積層ナノシートを全周ゲートで囲む。IBMが2021年に世界初の2nmを発表（7nm比 性能+45%・電力-75%）。

• GAAは幅を可変にでき設計自由度が高い。Samsung・TSMC・Intelが2〜3nm級で採用し、裏面給電も併用する。