AIの計算は同じなのに、メモリだけ3種類ある理由——DDR5・LPDDR5X・HBM3Eの役割分担

AIの話題ではGPUばかり注目されるが、GPUがどれだけ速くても、データを供給するメモリが遅ければ性能は出ない。「AI半導体の仕組み」で解説した通り、AI計算のボトルネックはしばしばメモリ帯域幅にある。本記事では、同じDRAM技術から生まれた3つの規格がなぜ共存するのかを整理する。

なぜ「1種類のメモリ」では足りないのか

コンピュータが計算を速くするには、プロセッサにデータを絶え間なく供給しなければならない。この「データを運ぶ速さ」が帯域幅（バンド幅）だ。「GPUとCPUの違い」で解説した通り、AI専用チップは数万個のコアが同時に動くため、帯域幅が計算速度のボトルネックになりやすい。

問題は「帯域幅を増やすと、コストも消費電力も増える」という物理的なトレードオフだ。高速なメモリほど高い電圧、広いバス幅、精密な製造工程が必要で、スマートフォンのような電池駆動デバイスには使えない。逆に省電力設計のメモリではAIサーバーの帯域幅需要を満たせない。3種類のメモリはそれぞれの用途の「最適解」として収束した結果であり、優劣ではなく役割分担だ。

DDR5・LPDDR5X・HBM3Eを帯域幅・用途・消費電力で比べると

HBM3EはDDR5の約70〜100倍の帯域幅を誇る。この差は、「HBMの仕組みと封止技術」で詳しく解説しているが、DRAMチップを縦に積み重ねてシリコン貫通電極（TSV）で繋ぐことで、従来のメモリバスでは不可能だった超広帯域を実現している。LPDDR5XはDDR5と似たような帯域幅に見えるが、動作電圧をDDR5より低く抑え、アイドル時に多くの回路を休止させることで電力効率を大幅に改善している。

HBMはなぜ「3〜4倍のウェハー」を使うのに選ばれるのか

HBMはチップを縦に積む構造のため、同じビット数を製造するのに通常のDRAM（DDR5）の約3〜4倍のウェハー面積を消費する（TrendForce, 2025-12調べ）。これが高コストの主因だ。それでもデータセンターで採用される理由は「電力効率」にある。

HBMはGPUと同じパッケージに実装される（CoWoSと呼ばれる積層実装技術）ため、信号が移動する距離が極めて短い。信号距離が短ければ短いほど、単位データあたりの消費電力は下がる。MicronのHBM3E（12層スタック）は前世代HBM3と比べて約30%の電力効率改善を達成している（Micron Technology, 2025-03）。データセンターでは電気代が総コストに占める割合が大きく、初期導入コストが高くても長期の電力効率でペイする。

さらにAI学習・推論の処理速度はメモリ帯域幅に律速されるケースが多い。NVIDIA H100のHBM3は3.35 TB/sだが、H200はHBM3Eで4.8 TB/sと約43%増やしただけで、推論スループットが大きく向上した（NVIDIA公式スペックシートより）。帯域幅の差が直接ビジネス価値につながるため、コストが高くても採用される。

LPDDR5Xが極限まで省電力な仕組み

LP（Low Power）の名が示す通り、LPDDR規格は消費電力の最小化を最優先に設計されている。DDR5が1.1V駆動なのに対しLPDDR5Xは0.5V前後で動作するモードを持ち、待機時の漏れ電流も最小化されている。

スマートフォンのSoC（システム・オン・チップ）ではメモリをCPU・NPU（AIアクセラレータ）と同じダイの近くに配置するケースも多く、パッケージ内の短距離伝送によって消費電力をさらに下げられる。帯域幅はHBM3Eに遠く及ばないが、スマホのAI推論（音声認識・写真補正・文字起こし・翻訳など）には十分な帯域幅を確保しつつ、バッテリー駆動時間への影響を最小化できる点で最適解だ。

データセンターのメモリ帯域幅需要——H100からVera Rubinまでの軌跡

AI半導体の世代交代は、メモリ帯域幅の拡大を軸に進んでいる。

• NVIDIA H100（2023年）：HBM3・3.35 TB/s・80GB
• NVIDIA H200（2024年）：HBM3E・4.8 TB/s・141GB（H100比+43%帯域幅・+76%容量）
• NVIDIA Vera Rubin（2026年後半出荷開始予定）：HBM4・最大22 TB/s・最大288GB（H200比+4.6倍帯域幅・NVIDIA公式ブログより）

この帯域幅の拡大ペースはムーアの法則を超えた速さで進んでいる。「HBM4のTSV積層技術」で解説しているが、HBM4は積層数を増やしTSV密度を高めることでこの性能を実現しており、製造難易度はさらに上がっている。

2026年以降のメモリ規格はどこへ向かうか

3規格の方向性は一致している——帯域幅を増やしながら電力効率を改善する。

DDR5はDDR6への移行が2027年頃から始まる見込みで、帯域幅を倍増させる計画が標準化団体（JEDEC）で進んでいる。LPDDR6も規格策定中で、次世代スマホのAIアクセラレータをさらに強化する。HBM4はSamsung・SK hynix・Micronの3社がNVIDIA Vera Rubin向けに認定を通過し、量産体制に入っている。

ただしHBMの構造的コスト問題——ウェハー消費3〜4倍——は変わらない。AI普及が進むほどHBM需要が急増し、供給がタイトになりやすい構造は継続する。この需給バランスがHBMサプライヤーの利益率を支える根拠でもある。

この記事のまとめ

• DDR5：PC・汎用サーバー向け標準規格。コスト・性能・消費電力のバランスが最も取れている
• LPDDR5X：スマートフォン向け省電力規格。0.5V前後の低電圧動作でバッテリー消費を最小化
• HBM3E：AIサーバー向け超広帯域規格。H200で4.8 TB/s（DDR5比約70〜100倍）。GPUとの同一パッケージ実装で電力効率はDDR5を上回る
• コストのトレードオフ：HBMは同ビット数でウェハー3〜4倍消費のため高価。長期電力効率でペイする用途に限られる
• Vera Rubin世代：HBM4搭載で最大22 TB/s。世代ごとの帯域幅拡大ペースはムーアの法則を超えている
• 規格の選択基準：帯域幅・消費電力・コストのうちどれを優先するかで用途が決まる。スマホ→電力、PC→コスト、AIサーバー→帯域幅