AIチップは、銅の配線をやめて光でつながり始めた

生成AIの計算は、「GPU」を何万個も束ね、1つの巨大な機械のように協調させて動かします。そのGPU同士やスイッチをつなぐ「配線」が、今や性能と電力の最大の制約になりました。これまで主役だった銅の電気配線は限界に近づき、解決策として光が前に出てきています。

AIの性能をメモリと実装が決めていた話は「GPUより「メモリ」だった」で、電力がボトルネックになる構図は「半導体ではなく電気だった」で扱いました。本記事はその続きとして、チップ間を結ぶ「配線そのもの」の革命を解きます。

なぜ銅の電気配線では足りなくなるのか

電気信号は、銅の配線を進む距離が伸びるほど波形が崩れ、それを補正する回路が電力と発熱を増やすからです。短い距離なら銅で十分ですが、ラック内やラック間といった数十センチ〜数メートルになると、信号の劣化を補うために大量の電力を消費します。

いまのAIデータセンターでは、データを光に変える「光モジュール」をスイッチの外側に挿し、そこからファイバを伸ばす方式が主流です。この光モジュール1個が10〜16W、次世代では25W超を消費します。NVIDIAの構成では1台のGPUに6個の光モジュールがつき、各約30Wを使います。そのため、100万GPU規模になると、光モジュールだけで約180MWに達します（The Register）。

これは小都市1つ分に迫る電力で、しかも計算には1ワットも使われません。配線とその変換だけで消えていく電力です。電力こそAIの最大の制約だという問題は「半導体ではなく電気だった」で詳しく扱いました。配線の電力を削ることは、そのまま使えるGPUの数を増やすことを意味します。

シリコンフォトニクスとは何か

シリコンフォトニクスとは、半導体の主材料であるシリコンの上に、光を通す・変える・受ける部品を作り込み、データを電気ではなく光で運ぶ技術です。光ファイバが光を遠くまで運ぶ技術なら、シリコンフォトニクスは「チップの中に小さな光ファイバの世界を作る」技術と言えます。

最大の利点は、半導体の量産設備をそのまま使えることです。トランジスタを作るのと同じ工場・同じ精密さで、光を曲げる導波路や光を点滅させる変調器を大量に刻み込めます。だから光部品を、これまでの個別組み立て品より圧倒的に安く、小さく作れます。光が漏れずに進む原理である全反射や光ファイバの基礎は「光を閉じ込めて遠くまで運んでいた」で解説しています。

上の3Dモデルで、演算チップ（GPUやスイッチの本体）と、その隣に置く光エンジンの位置関係をイメージしてください。電気で動く配線を最短にし、その先を光に切り替えるのがCPOの発想です。

CPO（共パッケージ光学）とは何か

CPO（Co-Packaged Optics＝共パッケージ光学）とは、光エンジン（電気と光を相互変換する小さなチップ）を、スイッチやGPUの本体チップと同じパッケージに載せる実装方式です。光エンジンを本体チップのすぐ隣に置くことで、電気で動く距離を最小限に抑えます。従来はスイッチの外周に光モジュールを挿していましたが、それを内側へ引き込み、本体チップに密着させます。

これは「GPUより「メモリ」だった」で扱ったCoWoSやHBMと同じ思想です。HBMはメモリをGPUの真横に積んで配線を短くしました。同様に、CPOは光エンジンをGPUやスイッチの真横に置いて電気配線を短くします。

つまり、複数の小さなチップを1つのパッケージに寄せ集めるチップレットの発想を、光にまで広げたものと言えます。電気で動く距離が数センチに縮むため、波形補正の電力が激減します。

パッケージング（チップを基板に載せ配線する後工程）が性能を決める時代に、CPOは「光をパッケージに取り込む」という次の段階を開きました。

NVIDIA・Broadcom・TSMCは何を出したのか

主要各社は2025年に相次いでCPO製品を公にしました。NVIDIAは2025年3月のGTCで、シリコンフォトニクスを内蔵したスイッチを発表しました。InfiniBand用の「Quantum-X Photonics」と、Ethernet用の「Spectrum-X Photonics」の2製品です。

NVIDIAの試算では、従来方式に対し電力効率は最大3.5倍、レーザー数は4分の1、信号品質は63倍、ネットワーク回復力は10倍になります。Quantum-X Photonicsは144ポート×800Gbpsで、光部品を冷やす液冷設計を採ります（NVIDIA Newsroom）。

Broadcomは2025年に第3世代CPO「Tomahawk 6 – Davisson」を出荷しました。1チャネル200Gbpsで動き、光接続込みで102.4Tbps（テラビット毎秒）という世界初の容量を実現しました。Broadcomのデータでは、CPOは光部品の消費電力を約65%削減し、2025年までに5万台超のCPOスイッチを出荷しています（Broadcom）。

製造を担うのがTSMCです。TSMCは「COUPE」（Compact Universal Photonic Engine＝小型汎用光エンジン）という光エンジン基盤を開発し、2026年の量産を目指します。COUPEは電気のチップを光のチップの上に積むSoIC-Xという積層技術を使い、電力効率を5〜10倍、遅延を10〜20分の1に改善します。Marvellもシリコンフォトニクスで参入し、ハイパースケーラー向けの選択肢が広がっています（TrendForce）。

ここでも構図はHBMやCoWoSと同じです。設計はNVIDIAやBroadcom、量産の鍵はTSMCが握ります。つまり、光ファイバ技術とシリコン製造技術の交差点に、新しい寡占が生まれつつあります。

投資家はCPOをどう見ればいいのか

CPOは、HBM・CoWoSに続く「実装が性能と電力を決める」第二の戦場として見るのが要点です。CPO市場は2024年の約4600万ドルから、2030年には約23億ドル規模へ拡大する予測です。AIクラスタの帯域需要が電気配線の限界を超えたことが、移行を後押ししています（Mobility Foresights）。

注目すべきは、チップ設計と光技術の両方を垂直統合できる企業です。NVIDIAとBroadcomは自社のスイッチシリコンに光を取り込み、ハイパースケーラー（巨大クラウド事業者）の採用枠の多くを押さえつつあります。製造面ではTSMCのCOUPEが供給の要になります。一方で、外付け光モジュールを作ってきた既存メーカーは、CPOへの移行が需要を侵食するリスクを抱えます。

ハイパースケール事業者がどの方式を標準採用するかが、勝敗を分けます。AIチップを自社設計する動きは「自社設計のAIチップという選択」で扱っており、その自社チップにもCPOが組み込まれていきます。なお本記事は投資助言ではありません。技術の主導権がどこに移るかを見極める材料として読んでください。

この記事のまとめ

• シリコンフォトニクスは、シリコン半導体の上に光部品を作り込み、データを光で運ぶ技術。半導体の量産設備で安く大量に作れる。
• CPO（共パッケージ光学）は、光エンジンをスイッチやGPUの隣に同梱する方式。電気で動く距離を数センチに縮め、その先を光に変える。
• 銅の電気配線は距離が伸びるほど電力・発熱が増え帯域が頭打ちになる。光モジュールは100万GPU規模で約180MWを消費する。
• NVIDIAのCPOスイッチは電力効率を最大3.5倍に。Broadcomは102.4TbpsのCPOを出荷、TSMCはCOUPEを2026年量産へ。
• CPO市場は2030年に約23億ドル規模へ。勝者はチップ設計と光技術を両方握る企業で、HBM・CoWoSに続く実装の戦場になっている。